Register Geser ( Shift Register )

Pada dasarnya, kita dapat membuat register geser (shift register) dengan menggunakan berbagai macam flip-flop, seperti flip-flop RS, JK, D, dan T.

Yang penting, rangkaian ini bersifat sinkronus sekuensial, yang berarti bahwa kondisi outputnya ditentukan oleh input, output sekarang (current output) dan setiap output berubah pada waktu yang bersamaan (konotasi dari sinkronus) untuk men-jamin integritas data.

Pada gambar di bawah ini terlihat rangkaian generik register geser (shift register), yang dibuat dengan menggunakan 7 flip-flop D. Empat flip-flop pertama (dari kiri) dihubungkan dengan preset X4, X3, X2, dan X1, yang dimaksudkan sebagai input data. Preset input data ini baru bisa digunakan jika preset enable bernilai 1.

Jika empat flip-flop pertama (dari kiri) berfungsi untuk menerima dan merepresentasikan data, maka tiga flip-flop terakhir berfungsi sebagai buffer penampung, untuk membuka kemungkinan dilakukannya cascading. Jika pada kondisi awal X4, X3, X2, dan X1 berturut-turut bernilai 1, 0, 0, dan 0 dan preset enable bernilai 1, maka rangkaian mendapat input senilai 1000.

Apabila dalam keadaan ini pada rangkaian diberi satu detakan clock, maka akan terjadi pergeseran data ke kanan, sehingga terjadi output senilai 0100 (000), dengan angka dalam kurung merupakan isi buffer. Pada detakan clock berikutnya, output akan menjadi 0010 (000), dan demikian seterusnya.

Contoh bentuk perintah yang bisa digunakan untuk menjalankan fungsi ini adalah : dengan n adalah jumlah pergeseran yang diinginkan dan nantinya akan menjadi patokan perhitungan jumlah detakan clock yang diberikan kepada rangkaian.

Yang menjadi perhatian di sini, berkaitan dengan rangkaian Register Geser (Shift Register) di atas, adalah bahwa untuk menggeser data ke kanan sebanyak dua langkah (identik pembagian dengan 22 diperlukan dua detak clock.

Berarti, untuk melakukan pergeseran data ke kanan sebanyak tiga langkah (identik pembagian dengan 23) diperlukan tiga detak clock.

Hal lain yang juga menjadi perhatian adalah bahwa rangkaian di atas hanya bisa melakukan proses pergeseran ke kanan (identik pembagian dengan 2n) dan tidak bisa melakukan pergeseran ke kiri (identik perkalian dengan 2n).

Fungsi yang terakhir dapat dipenuhi dengan menambah sejumlah komponen yang dapat mengubah alur pergeseran data.